A embalagem de semicondutores evoluiu dos tradicionais projetos de PCBs 1D para a tecnologia de ponta de interconexão híbrida 3D em nível de wafer. Esse avanço permite espaçamento entre interconexões na faixa de um dígito de mícron, com larguras de banda de até 1000 GB/s, mantendo alta eficiência energética. No cerne das tecnologias avançadas de embalagem de semicondutores estão a embalagem 2.5D (onde os componentes são colocados lado a lado em uma camada intermediária) e a embalagem 3D (que envolve o empilhamento vertical de chips ativos). Essas tecnologias são cruciais para o futuro dos sistemas de computação de alto desempenho (HPC).
A tecnologia de encapsulamento 2.5D envolve diversos materiais de camada intermediária, cada um com suas próprias vantagens e desvantagens. As camadas intermediárias de silício (Si), incluindo wafers de silício totalmente passivos e pontes de silício localizadas, são conhecidas por oferecerem as melhores capacidades de interconexão, tornando-as ideais para computação de alto desempenho. No entanto, elas são caras em termos de materiais e fabricação, além de apresentarem limitações de área de encapsulamento. Para mitigar esses problemas, o uso de pontes de silício localizadas está aumentando, empregando estrategicamente silício onde a funcionalidade precisa é crítica, ao mesmo tempo que se resolvem as restrições de área.
Camadas intermediárias orgânicas, utilizando plásticos moldados em leque, são uma alternativa mais econômica ao silício. Elas possuem uma constante dielétrica menor, o que reduz o atraso RC na embalagem. Apesar dessas vantagens, as camadas intermediárias orgânicas têm dificuldade em atingir o mesmo nível de redução de interconexões que as embalagens baseadas em silício, o que limita sua adoção em aplicações de computação de alto desempenho.
As camadas intermediárias de vidro têm despertado grande interesse, especialmente após o recente lançamento da Intel de embalagens de veículos de teste baseadas em vidro. O vidro oferece diversas vantagens, como coeficiente de expansão térmica (CTE) ajustável, alta estabilidade dimensional, superfícies lisas e planas e a capacidade de suportar a fabricação de painéis, tornando-o um candidato promissor para camadas intermediárias com capacidades de fiação comparáveis às do silício. No entanto, além dos desafios técnicos, a principal desvantagem das camadas intermediárias de vidro é o ecossistema imaturo e a atual falta de capacidade de produção em larga escala. À medida que o ecossistema amadurece e as capacidades de produção melhoram, as tecnologias baseadas em vidro em embalagens de semicondutores podem apresentar maior crescimento e adoção.
Em termos de tecnologia de encapsulamento 3D, a ligação híbrida Cu-Cu sem protuberâncias está se tornando uma tecnologia inovadora de ponta. Essa técnica avançada permite interconexões permanentes combinando materiais dielétricos (como SiO2) com metais embutidos (Cu). A ligação híbrida Cu-Cu pode atingir espaçamentos abaixo de 10 micrômetros, tipicamente na faixa de um dígito de micrômetros, representando uma melhoria significativa em relação à tecnologia tradicional de microprotuberâncias, que possui espaçamentos de protuberâncias de cerca de 40 a 50 micrômetros. As vantagens da ligação híbrida incluem aumento de E/S, largura de banda aprimorada, empilhamento vertical 3D melhorado, maior eficiência energética e redução de efeitos parasitas e resistência térmica devido à ausência de preenchimento na parte inferior. No entanto, essa tecnologia é complexa de fabricar e tem custos mais elevados.
As tecnologias de encapsulamento 2.5D e 3D abrangem diversas técnicas de encapsulamento. No encapsulamento 2.5D, dependendo da escolha dos materiais da camada intermediária, ela pode ser categorizada em camadas intermediárias à base de silício, à base de materiais orgânicos e à base de vidro, como mostrado na figura acima. No encapsulamento 3D, o desenvolvimento da tecnologia de microbumps visa reduzir as dimensões de espaçamento, mas hoje, com a adoção da tecnologia de ligação híbrida (um método de conexão direta Cu-Cu), é possível alcançar dimensões de espaçamento de um dígito, representando um progresso significativo na área.
**Principais tendências tecnológicas a acompanhar:**
1. **Áreas de Camada Intermediária Maiores:** A IDTechEx previu anteriormente que, devido à dificuldade de camadas intermediárias de silício excederem o limite de tamanho de retículo de 3x, as soluções de ponte de silício 2.5D em breve substituiriam as camadas intermediárias de silício como a principal escolha para encapsulamento de chips HPC. A TSMC é uma importante fornecedora de camadas intermediárias de silício 2.5D para a NVIDIA e outros desenvolvedores líderes de HPC, como Google e Amazon, e a empresa anunciou recentemente a produção em massa de sua CoWoS_L de primeira geração com um tamanho de retículo de 3,5x. A IDTechEx espera que essa tendência continue, com novos avanços discutidos em seu relatório que abrange os principais players do mercado.
2. **Empacotamento em Nível de Painel:** O empacotamento em nível de painel tornou-se um foco significativo, como destacado na Exposição Internacional de Semicondutores de Taiwan de 2024. Esse método de empacotamento permite o uso de camadas intermediárias maiores e ajuda a reduzir custos, produzindo mais pacotes simultaneamente. Apesar de seu potencial, desafios como o controle de empenamento ainda precisam ser abordados. Sua crescente importância reflete a demanda cada vez maior por camadas intermediárias maiores e mais econômicas.
3. **Camadas Intermediárias de Vidro:** O vidro está emergindo como um forte candidato a material para a obtenção de fiação fina, comparável ao silício, com vantagens adicionais como coeficiente de expansão térmica (CTE) ajustável e maior confiabilidade. As camadas intermediárias de vidro também são compatíveis com encapsulamento em nível de painel, oferecendo potencial para fiação de alta densidade a custos mais gerenciáveis, tornando-se uma solução promissora para futuras tecnologias de encapsulamento.
4. **Ligação Híbrida HBM:** A ligação híbrida 3D cobre-cobre (Cu-Cu) é uma tecnologia fundamental para alcançar interconexões verticais de passo ultrafino entre chips. Essa tecnologia tem sido utilizada em diversos servidores de alto desempenho, incluindo o AMD EPYC para SRAM e CPUs empilhadas, bem como a série MI300 para empilhamento de blocos de CPU/GPU em chips de E/S. Espera-se que a ligação híbrida desempenhe um papel crucial nos futuros avanços da HBM, especialmente para stacks de DRAM com mais de 16 ou 20 camadas.
5. **Dispositivos Ópticos Co-embalados (CPO):** Com a crescente demanda por maior taxa de transferência de dados e eficiência energética, a tecnologia de interconexão óptica tem recebido considerável atenção. Os dispositivos ópticos co-embalados (CPO) estão se tornando uma solução fundamental para aumentar a largura de banda de E/S e reduzir o consumo de energia. Comparada à transmissão elétrica tradicional, a comunicação óptica oferece diversas vantagens, incluindo menor atenuação do sinal em longas distâncias, menor sensibilidade à diafonia e aumento significativo da largura de banda. Essas vantagens tornam os CPO uma escolha ideal para sistemas HPC de alta performance com uso intensivo de dados e alta eficiência energética.
**Principais mercados a acompanhar:**
O principal mercado que impulsiona o desenvolvimento das tecnologias de encapsulamento 2.5D e 3D é, sem dúvida, o setor de computação de alto desempenho (HPC). Esses métodos avançados de encapsulamento são cruciais para superar as limitações da Lei de Moore, permitindo a inclusão de mais transistores, memória e interconexões em um único encapsulamento. A decomposição dos chips também possibilita a utilização otimizada dos nós de processo entre diferentes blocos funcionais, como a separação de blocos de E/S de blocos de processamento, aumentando ainda mais a eficiência.
Além da computação de alto desempenho (HPC), outros mercados também devem apresentar crescimento com a adoção de tecnologias avançadas de encapsulamento. Nos setores 5G e 6G, inovações como antenas encapsuladas e soluções de chips de ponta moldarão o futuro das arquiteturas de redes de acesso sem fio (RAN). Veículos autônomos também se beneficiarão, pois essas tecnologias permitem a integração de conjuntos de sensores e unidades de computação para processar grandes volumes de dados, garantindo segurança, confiabilidade, compacidade, gerenciamento de energia e térmico, além de custo-benefício.
Os dispositivos eletrônicos de consumo (incluindo smartphones, smartwatches, dispositivos de RA/RV, PCs e estações de trabalho) estão cada vez mais focados no processamento de mais dados em espaços menores, apesar da crescente ênfase na redução de custos. A tecnologia avançada de encapsulamento de semicondutores desempenhará um papel fundamental nessa tendência, embora os métodos de encapsulamento possam diferir daqueles usados em computação de alto desempenho (HPC).
Data da publicação: 07/10/2024