O encapsulamento de semicondutores evoluiu de designs tradicionais de PCB 1D para a ligação híbrida 3D de ponta no nível do wafer. Esse avanço permite espaçamento de interconexão na faixa de um dígito de mícron, com larguras de banda de até 1000 GB/s, mantendo alta eficiência energética. No centro das tecnologias avançadas de encapsulamento de semicondutores estão o encapsulamento 2,5D (onde os componentes são colocados lado a lado em uma camada intermediária) e o encapsulamento 3D (que envolve o empilhamento vertical de chips ativos). Essas tecnologias são cruciais para o futuro dos sistemas de HPC.
A tecnologia de encapsulamento 2.5D envolve diversos materiais de camada intermediária, cada um com suas próprias vantagens e desvantagens. Camadas intermediárias de silício (Si), incluindo wafers de silício totalmente passivos e pontes de silício localizadas, são conhecidas por fornecer as melhores capacidades de cabeamento, tornando-as ideais para computação de alto desempenho. No entanto, são caras em termos de materiais e fabricação, e enfrentam limitações na área de encapsulamento. Para mitigar esses problemas, o uso de pontes de silício localizadas está aumentando, empregando o silício estrategicamente onde a funcionalidade fina é crítica, ao mesmo tempo em que abordam as restrições de área.
Camadas intermediárias orgânicas, utilizando plásticos moldados em leque, são uma alternativa mais econômica ao silício. Possuem uma constante dielétrica mais baixa, o que reduz o atraso RC no encapsulamento. Apesar dessas vantagens, as camadas intermediárias orgânicas têm dificuldade em atingir o mesmo nível de redução de recursos de interconexão que o encapsulamento à base de silício, o que limita sua adoção em aplicações de computação de alto desempenho.
Camadas intermediárias de vidro têm despertado interesse significativo, especialmente após o recente lançamento da Intel de encapsulamento para veículos de teste à base de vidro. O vidro oferece diversas vantagens, como coeficiente de expansão térmica (CTE) ajustável, alta estabilidade dimensional, superfícies lisas e planas e a capacidade de suportar a fabricação de painéis, tornando-o um candidato promissor para camadas intermediárias com capacidades de cabeamento comparáveis às do silício. No entanto, além dos desafios técnicos, a principal desvantagem das camadas intermediárias de vidro é o ecossistema imaturo e a atual falta de capacidade de produção em larga escala. À medida que o ecossistema amadurece e as capacidades de produção melhoram, as tecnologias à base de vidro em encapsulamentos de semicondutores podem ter maior crescimento e adoção.
Em termos de tecnologia de encapsulamento 3D, a ligação híbrida Cu-Cu sem colisão está se tornando uma tecnologia inovadora de ponta. Essa técnica avançada alcança interconexões permanentes combinando materiais dielétricos (como SiO2) com metais embutidos (Cu). A ligação híbrida Cu-Cu pode atingir espaçamentos abaixo de 10 mícrons, tipicamente na faixa de um dígito de mícrons, representando uma melhoria significativa em relação à tecnologia tradicional de micro-colisão, que possui espaçamentos de colisão de cerca de 40 a 50 mícrons. As vantagens da ligação híbrida incluem maior E/S, maior largura de banda, empilhamento vertical 3D aprimorado, melhor eficiência energética e redução de efeitos parasitários e resistência térmica devido à ausência de preenchimento inferior. No entanto, essa tecnologia é complexa de fabricar e apresenta custos mais elevados.
As tecnologias de embalagem 2.5D e 3D abrangem diversas técnicas de embalagem. Na embalagem 2.5D, dependendo da escolha dos materiais da camada intermediária, ela pode ser categorizada em camadas intermediárias à base de silício, orgânicas e de vidro, como mostrado na figura acima. Na embalagem 3D, o desenvolvimento da tecnologia de micro-bump visa reduzir as dimensões de espaçamento, mas hoje, com a adoção da tecnologia de ligação híbrida (um método de conexão direta Cu-Cu), dimensões de espaçamento de um dígito podem ser alcançadas, marcando um progresso significativo na área.
**Principais tendências tecnológicas a serem observadas:**
1. **Áreas de Camada Intermediária Maiores:** A IDTechEx previu anteriormente que, devido à dificuldade de camadas intermediárias de silício excederem o limite de retículo 3x, as soluções de ponte de silício 2,5D em breve substituiriam as camadas intermediárias de silício como a principal escolha para encapsulamento de chips HPC. A TSMC é uma importante fornecedora de camadas intermediárias de silício 2,5D para a NVIDIA e outros desenvolvedores líderes de HPC, como Google e Amazon, e a empresa anunciou recentemente a produção em massa de sua primeira geração CoWoS_L com retículo 3,5x. A IDTechEx espera que essa tendência continue, com novos avanços discutidos em seu relatório, abrangendo os principais players.
2. **Embalagem em Nível de Painel:** A embalagem em nível de painel tornou-se um foco significativo, conforme destacado na Exposição Internacional de Semicondutores de Taiwan de 2024. Esse método de embalagem permite o uso de camadas intermediárias maiores e ajuda a reduzir custos ao produzir mais pacotes simultaneamente. Apesar de seu potencial, desafios como o gerenciamento de empenamentos ainda precisam ser enfrentados. Sua crescente importância reflete a crescente demanda por camadas intermediárias maiores e mais econômicas.
3. **Camadas Intermediárias de Vidro:** O vidro está emergindo como um forte candidato para a obtenção de cabeamento fino, comparável ao silício, com vantagens adicionais, como CTE ajustável e maior confiabilidade. As camadas intermediárias de vidro também são compatíveis com encapsulamento em nível de painel, oferecendo potencial para cabeamento de alta densidade a custos mais gerenciáveis, tornando-se uma solução promissora para futuras tecnologias de encapsulamento.
4. **HBM Hybrid Bonding:** A ligação híbrida cobre-cobre (Cu-Cu) tridimensional é uma tecnologia essencial para alcançar interconexões verticais de passo ultrafino entre chips. Essa tecnologia tem sido utilizada em diversos produtos de servidores de ponta, incluindo o AMD EPYC para SRAM e CPUs empilhadas, bem como a série MI300 para empilhamento de blocos de CPU/GPU em matrizes de E/S. Espera-se que a ligação híbrida desempenhe um papel crucial nos futuros avanços do HBM, especialmente para pilhas de DRAM que excedam 16 camadas Hi ou 20 Hi.
5. **Dispositivos Ópticos Co-Empacotados (CPO):** Com a crescente demanda por maior taxa de transferência de dados e eficiência energética, a tecnologia de interconexão óptica tem ganhado considerável atenção. Os dispositivos ópticos co-empacotados (CPO) estão se tornando uma solução fundamental para aumentar a largura de banda de E/S e reduzir o consumo de energia. Comparada à transmissão elétrica tradicional, a comunicação óptica oferece diversas vantagens, incluindo menor atenuação de sinal em longas distâncias, menor sensibilidade à diafonia e aumento significativo da largura de banda. Essas vantagens tornam o CPO a escolha ideal para sistemas HPC com uso intensivo de dados e baixo consumo de energia.
**Principais mercados a serem observados:**
O principal mercado que impulsiona o desenvolvimento das tecnologias de encapsulamento 2,5D e 3D é, sem dúvida, o setor de computação de alto desempenho (HPC). Esses métodos avançados de encapsulamento são cruciais para superar as limitações da Lei de Moore, permitindo mais transistores, memória e interconexões em um único encapsulamento. A decomposição de chips também permite a utilização ideal dos nós de processo entre diferentes blocos funcionais, como a separação de blocos de E/S dos blocos de processamento, aumentando ainda mais a eficiência.
Além da computação de alto desempenho (HPC), espera-se que outros mercados também cresçam por meio da adoção de tecnologias avançadas de encapsulamento. Nos setores de 5G e 6G, inovações como antenas de encapsulamento e soluções de chips de ponta moldarão o futuro das arquiteturas de redes de acesso sem fio (RAN). Veículos autônomos também serão beneficiados, pois essas tecnologias suportam a integração de conjuntos de sensores e unidades de computação para processar grandes volumes de dados, garantindo segurança, confiabilidade, compacidade, gerenciamento de energia e temperatura e custo-benefício.
Eletrônicos de consumo (incluindo smartphones, smartwatches, dispositivos de RA/RV, PCs e estações de trabalho) estão cada vez mais focados no processamento de mais dados em espaços menores, apesar da maior ênfase em custo. O encapsulamento avançado de semicondutores desempenhará um papel fundamental nessa tendência, embora os métodos de encapsulamento possam diferir daqueles usados em HPC.
Horário da postagem: 07/10/2024