As embalagens de semicondutores evoluíram dos designs tradicionais de PCB 1D para a ligação híbrida 3D de ponta no nível do wafer. Esse avanço permite espaçamento de interconexão na faixa de mícron de um dígito, com larguras de banda de até 1.000 GB/s, mantendo ao mesmo tempo alta eficiência energética. No centro das tecnologias avançadas de empacotamento de semicondutores estão o empacotamento 2,5D (onde os componentes são colocados lado a lado em uma camada intermediária) e o empacotamento 3D (que envolve o empilhamento vertical de chips ativos). Estas tecnologias são cruciais para o futuro dos sistemas HPC.
A tecnologia de embalagem 2.5D envolve vários materiais de camada intermediária, cada um com suas próprias vantagens e desvantagens. As camadas intermediárias de silício (Si), incluindo wafers de silício totalmente passivos e pontes de silício localizadas, são conhecidas por fornecerem os melhores recursos de fiação, tornando-as ideais para computação de alto desempenho. No entanto, são dispendiosos em termos de materiais e de fabrico e enfrentam limitações na área de embalagem. Para mitigar esses problemas, o uso de pontes de silício localizadas está aumentando, empregando estrategicamente o silício onde a funcionalidade fina é crítica, ao mesmo tempo em que aborda as restrições de área.
Camadas intermediárias orgânicas, usando plásticos moldados em leque, são uma alternativa mais econômica ao silício. Eles possuem uma constante dielétrica mais baixa, o que reduz o atraso RC no pacote. Apesar destas vantagens, as camadas intermediárias orgânicas lutam para alcançar o mesmo nível de redução de recursos de interconexão que as embalagens baseadas em silício, limitando a sua adoção em aplicações de computação de alto desempenho.
As camadas intermediárias de vidro têm despertado um interesse significativo, especialmente após o recente lançamento pela Intel de embalagens para veículos de teste à base de vidro. O vidro oferece diversas vantagens, como coeficiente de expansão térmica ajustável (CTE), alta estabilidade dimensional, superfícies lisas e planas e a capacidade de suportar a fabricação de painéis, tornando-o um candidato promissor para camadas intermediárias com capacidades de fiação comparáveis ao silício. No entanto, além dos desafios técnicos, a principal desvantagem das camadas intermediárias de vidro é o ecossistema imaturo e a atual falta de capacidade de produção em grande escala. À medida que o ecossistema amadurece e as capacidades de produção melhoram, as tecnologias baseadas em vidro em embalagens de semicondutores poderão ver um maior crescimento e adoção.
Em termos de tecnologia de embalagem 3D, a ligação híbrida sem impactos Cu-Cu está se tornando uma tecnologia inovadora líder. Esta técnica avançada consegue interconexões permanentes combinando materiais dielétricos (como SiO2) com metais incorporados (Cu). A ligação híbrida Cu-Cu pode atingir espaçamentos abaixo de 10 mícrons, normalmente na faixa de um dígito de mícron, representando uma melhoria significativa em relação à tecnologia tradicional de micro-colisões, que tem espaçamentos de relevo de cerca de 40-50 mícrons. As vantagens da ligação híbrida incluem maior E/S, maior largura de banda, melhor empilhamento vertical 3D, melhor eficiência energética e redução de efeitos parasitas e resistência térmica devido à ausência de preenchimento inferior. No entanto, esta tecnologia é complexa de fabricar e tem custos mais elevados.
As tecnologias de embalagem 2,5D e 3D abrangem várias técnicas de embalagem. Nas embalagens 2,5D, dependendo da escolha dos materiais da camada intermediária, elas podem ser categorizadas em camadas intermediárias à base de silício, de base orgânica e de vidro, conforme mostrado na figura acima. Nas embalagens 3D, o desenvolvimento da tecnologia de micro-colisões visa reduzir as dimensões de espaçamento, mas hoje, ao adotar a tecnologia de ligação híbrida (um método de conexão direta Cu-Cu), dimensões de espaçamento de um dígito podem ser alcançadas, marcando um progresso significativo no campo .
**Principais tendências tecnológicas a serem observadas:**
1. **Áreas maiores de camadas intermediárias:** A IDTechEx previu anteriormente que, devido à dificuldade das camadas intermediárias de silício excederem um limite de tamanho de retículo de 3x, as soluções de ponte de silício 2,5D substituiriam em breve as camadas intermediárias de silício como a principal escolha para empacotar chips HPC. A TSMC é uma importante fornecedora de camadas intermediárias de silício 2,5D para NVIDIA e outros desenvolvedores líderes de HPC, como Google e Amazon, e a empresa anunciou recentemente a produção em massa de seu CoWoS_L de primeira geração com tamanho de retículo 3,5x. A IDTechEx espera que esta tendência continue, com novos avanços discutidos em seu relatório abrangendo os principais players.
2. **Embalagem em nível de painel:** A embalagem em nível de painel tornou-se um foco significativo, conforme destacado na Exposição Internacional de Semicondutores de Taiwan de 2024. Este método de embalagem permite a utilização de camadas intermediárias maiores e ajuda a reduzir custos ao produzir mais embalagens simultaneamente. Apesar do seu potencial, desafios como a gestão de empenamento ainda precisam de ser enfrentados. A sua crescente importância reflecte a crescente procura de camadas intermédias maiores e mais económicas.
3. **Camadas intermediárias de vidro:** O vidro está emergindo como um forte candidato a material para obter fiação fina, comparável ao silício, com vantagens adicionais, como CTE ajustável e maior confiabilidade. As camadas intermediárias de vidro também são compatíveis com embalagens em nível de painel, oferecendo potencial para fiação de alta densidade a custos mais gerenciáveis, tornando-as uma solução promissora para futuras tecnologias de embalagens.
4. **HBM Hybrid Bonding:** A ligação híbrida 3D cobre-cobre (Cu-Cu) é uma tecnologia chave para obter interconexões verticais de passo ultrafino entre chips. Essa tecnologia tem sido usada em vários produtos de servidor de última geração, incluindo AMD EPYC para SRAM e CPUs empilhadas, bem como a série MI300 para empilhamento de blocos de CPU/GPU em matrizes de E/S. Espera-se que a ligação híbrida desempenhe um papel crucial nos avanços futuros da HBM, especialmente para pilhas DRAM que excedem as camadas 16-Hi ou 20-Hi.
5. **Dispositivos Ópticos Co-Packaged (CPO):** Com a crescente demanda por maior rendimento de dados e eficiência energética, a tecnologia de interconexão óptica ganhou atenção considerável. Os dispositivos ópticos co-empacotados (CPO) estão se tornando uma solução fundamental para melhorar a largura de banda de E/S e reduzir o consumo de energia. Em comparação com a transmissão elétrica tradicional, a comunicação óptica oferece diversas vantagens, incluindo menor atenuação do sinal em longas distâncias, redução da sensibilidade de diafonia e aumento significativo da largura de banda. Essas vantagens tornam o CPO a escolha ideal para sistemas HPC com uso intensivo de dados e com baixo consumo de energia.
**Principais mercados a serem observados:**
O principal mercado que impulsiona o desenvolvimento de tecnologias de empacotamento 2,5D e 3D é, sem dúvida, o setor de computação de alto desempenho (HPC). Esses métodos avançados de empacotamento são cruciais para superar as limitações da Lei de Moore, permitindo mais transistores, memória e interconexões em um único pacote. A decomposição de chips também permite a utilização ideal de nós de processo entre diferentes blocos funcionais, como a separação de blocos de E/S de blocos de processamento, aumentando ainda mais a eficiência.
Além da computação de alto desempenho (HPC), espera-se também que outros mercados alcancem crescimento através da adoção de tecnologias avançadas de empacotamento. Nos setores 5G e 6G, inovações como embalagens de antenas e soluções de chips de ponta moldarão o futuro das arquiteturas de redes de acesso sem fio (RAN). Os veículos autónomos também serão beneficiados, uma vez que estas tecnologias apoiam a integração de conjuntos de sensores e unidades de computação para processar grandes quantidades de dados, garantindo ao mesmo tempo segurança, fiabilidade, compactação, gestão energética e térmica, e rentabilidade.
Os produtos eletrónicos de consumo (incluindo smartphones, smartwatches, dispositivos AR/VR, PCs e estações de trabalho) estão cada vez mais focados no processamento de mais dados em espaços mais pequenos, apesar de uma maior ênfase no custo. O empacotamento avançado de semicondutores desempenhará um papel fundamental nesta tendência, embora os métodos de empacotamento possam diferir daqueles usados em HPC.
Horário da postagem: 25 de outubro de 2024