A embalagem de semicondutores evoluiu de designs tradicionais de PCB 1D para a ligação híbrida 3D de ponta em nível 3D no nível da wafer. Esse avanço permite o espaçamento da interconexão na faixa de mícrons de dígitos únicos, com larguras de banda de até 1000 GB/s, mantendo a alta eficiência energética. No centro das tecnologias avançadas de embalagem de semicondutores, estão as embalagens 2.5D (onde os componentes são colocados lado a lado em uma camada intermediária) e embalagem 3D (que envolve o empilhamento de chips ativos verticalmente). Essas tecnologias são cruciais para o futuro dos sistemas HPC.
2.5D A tecnologia de embalagem envolve vários materiais de camada intermediária, cada um com suas próprias vantagens e desvantagens. Camadas intermediárias de silício (SI), incluindo bolachas de silício totalmente passivas e pontes localizadas de silício, são conhecidas por fornecer as melhores capacidades de fiação, tornando-as ideais para a computação de alto desempenho. No entanto, eles são caros em termos de materiais e fabricação e limitações de face na área de embalagem. Para mitigar esses problemas, o uso de pontes de silício localizado está aumentando, empregando estrategicamente silício, onde a funcionalidade fina é crítica ao abordar as restrições de área.
Camadas intermediárias orgânicas, usando plásticos moldados por fan-out, são uma alternativa mais econômica ao silício. Eles têm uma constante dielétrica mais baixa, o que reduz o atraso do RC no pacote. Apesar dessas vantagens, as camadas intermediárias orgânicas lutam para alcançar o mesmo nível de redução de recursos de interconexão que a embalagem baseada em silício, limitando sua adoção em aplicações de computação de alto desempenho.
As camadas intermediárias de vidro ganharam interesse significativo, especialmente após o recente lançamento da Intel de embalagens de veículos de teste baseados em vidro. O Glass oferece várias vantagens, como coeficiente ajustável de expansão térmica (CTE), estabilidade de alta dimensão, superfícies lisas e planas e a capacidade de suportar a fabricação de painéis, tornando -o um candidato promissor para camadas intermediárias com recursos de fiação comparáveis ao silício. No entanto, além dos desafios técnicos, a principal desvantagem das camadas intermediárias de vidro é o ecossistema imaturo e a atual falta de capacidade de produção em larga escala. À medida que o ecossistema amadurece e as capacidades de produção melhoram, as tecnologias baseadas em vidro na embalagem de semicondutores podem ter um crescimento e adoção adicionais.
Em termos de tecnologia de embalagem 3D, a ligação híbrida de bump Cu-Cu está se tornando uma tecnologia inovadora líder. Essa técnica avançada atinge interconexões permanentes combinando materiais dielétricos (como SiO2) com metais incorporados (Cu). A ligação híbrida Cu-Cu pode atingir espaçamentos abaixo de 10 mícrons, normalmente na faixa de mícrons de dígitos únicos, representando uma melhoria significativa em relação à tecnologia tradicional de micro-bump, que possui espaçamentos de cerca de 40 a 50 microns. As vantagens da ligação híbrida incluem aumento de E/S, largura de banda aprimorada, empilhamento vertical 3D aprimorado, melhor eficiência de potência e efeitos parasitários reduzidos e resistência térmica devido à ausência de enchimento do fundo. No entanto, essa tecnologia é complexa de fabricar e tem custos mais altos.
As tecnologias de embalagem 2.5D e 3D abrangem várias técnicas de embalagem. Na embalagem 2.5D, dependendo da escolha de materiais de camada intermediária, ela pode ser categorizada em camadas intermediárias baseadas em silício, baseadas em orgânicos e à base de vidro, como mostrado na figura acima. Na embalagem 3D, o desenvolvimento da tecnologia de micro-bump visa reduzir as dimensões de espaçamento, mas hoje, adotando a tecnologia de ligação híbrida (um método de conexão Cu-Cu direto), as dimensões de espaçamento de um dígito podem ser alcançadas, marcando progresso significativo no campo .
** Tendências tecnológicas -chave para assistir: **
1. ** Áreas de camada intermediária maiores: ** Idtechex previu anteriormente que, devido à dificuldade das camadas intermediárias de silício superior a um limite de tamanho de retículo de 3x, as soluções de ponte de silício 2.5D em breve substituiriam as camadas intermediárias de silício como a escolha primária para empacotar chips HPC. O TSMC é um dos principais fornecedores de camadas intermediárias de silício 2.5D para a NVIDIA e outros desenvolvedores líderes de HPC como Google e Amazon, e a empresa anunciou recentemente a produção em massa de seu cowos_l de primeira geração com um tamanho de retículo de 3,5x. A Idtechex espera que essa tendência continue, com outros avanços discutidos em seu relatório cobrindo os principais players.
2. Esse método de embalagem permite o uso de camadas intermediárias maiores e ajuda a reduzir custos, produzindo mais pacotes simultaneamente. Apesar de seu potencial, desafios como o gerenciamento de distorções ainda precisam ser abordados. Sua crescente destaque reflete a crescente demanda por camadas intermediárias maiores e mais econômicas.
3. ** Camadas intermediárias de vidro: ** O vidro está emergindo como um forte material candidato para obter fiação fina, comparável ao silício, com vantagens adicionais, como CTE ajustável e maior confiabilidade. As camadas intermediárias de vidro também são compatíveis com as embalagens em nível de painel, oferecendo o potencial de fiação de alta densidade a custos mais gerenciáveis, tornando-a uma solução promissora para futuras tecnologias de embalagem.
4. Essa tecnologia foi usada em vários produtos de servidor de ponta, incluindo AMD Epyc para SRAM e CPUs empilhados, bem como a série MI300 para empilhar blocos de CPU/GPU nas matrizes de E/S. Espera-se que a ligação híbrida desempenhe um papel crucial nos futuros avanços da HBM, especialmente para pilhas de DRAM que excedam as camadas de 16 ou 20 hi.
5. Os dispositivos ópticos co-embalados (CPO) estão se tornando uma solução essencial para melhorar a largura de banda de E/S e reduzir o consumo de energia. Comparado à transmissão elétrica tradicional, a comunicação óptica oferece várias vantagens, incluindo menor atenuação de sinal em longas distâncias, redução da sensibilidade à diafonia e aumento de largura de banda significativamente aumentada. Essas vantagens tornam a CPO uma escolha ideal para sistemas de HPC com eficiência de dados intensivos em dados.
** Mercados -chave para assistir: **
O mercado primário que impulsiona o desenvolvimento de tecnologias de embalagem 2.5D e 3D é sem dúvida o setor de computação de alto desempenho (HPC). Esses métodos avançados de embalagem são cruciais para superar as limitações da lei de Moore, permitindo mais transistores, memória e interconexões em um único pacote. A decomposição dos chips também permite a utilização ideal de nós de processo entre diferentes blocos funcionais, como separar os blocos de E/S dos blocos de processamento, aumentando ainda mais a eficiência.
Além da computação de alto desempenho (HPC), outros mercados também devem alcançar o crescimento através da adoção de tecnologias avançadas de embalagens. Nos setores 5G e 6G, inovações como antenas de embalagem e soluções de chip de ponta moldarão o futuro das arquiteturas da rede de acesso sem fio (RAN). Os veículos autônomos também se beneficiarão, pois essas tecnologias apoiarem a integração de suítes de sensores e unidades de computação para processar grandes quantidades de dados, garantindo segurança, confiabilidade, compactação, energia e gerenciamento térmico e custo-efetividade.
Eletrônicos de consumo (incluindo smartphones, relógios inteligentes, dispositivos AR/VR, PCs e estações de trabalho) estão cada vez mais focados no processamento de mais dados em espaços menores, apesar de uma ênfase maior no custo. A embalagem avançada de semicondutores desempenhará um papel fundamental nessa tendência, embora os métodos de embalagem possam diferir daqueles usados no HPC.
Hora de postagem: Oct-07-2024